

S7 1 PN="FR 2551917"
?t 7/5/1

7/5/1
DIALOG(R)File 351:Derwent WPI
(c) 2002 Derwent Info Ltd. All rts. reserv.

004261371
WPI Acc No: 1985-088249/198515
XRPX Acc No: N85-066031

**Solid image scanner with cell matrix - has numerous line and column
conductors and supply of line and column selector signals**

Patent Assignee: OLYMPUS OPTICAL CO LTD (OLYU)

Inventor: YAMADA H

Number of Countries: 005 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
DE 3432994	A	19850404	DE 3432994	A	19840907	198515 B
FR 2551917	A	19850315				198516
JP 60058781	A	19850404	JP 83165237	A	19830909	198520
US 4556909	A	19851203				198551
DE 3432994	C	19860918				198638
CA 1217557	A	19870203				198711

Priority Applications (No Type Date): JP 83165237 A 19830909

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
DE 3432994	A		29		

Abstract (Basic): DE 3432994 A

Numerous static induction transistors (SIT) are arranged in a matrix. Their source regions in a column of SITs are all connected with a correp. column line (22-1). The line, in turn, is connected to a video signal line (24) via a transistor (23 - 1) for column selection. The gate of the coupling transistor is connected to a horizontal scanning circuit (27).

The gate regions of the SITs in a line or column are connected to a corresponding line conductor, coupled to a vertical scanning circuit (26). The drain regions of all SITs are earthed in common. The vertical scanning circuit generates a column selecting signal, whose potential is so chosen that a SIT is read-out, while its gate is operated in a blocking mode.

ADVANTAGE - Capable of long-term storage of light charge and of generating a video signal with low noise and high sensitivity.

3B/14

Title Terms: SOLID; IMAGE; SCAN; CELL; MATRIX; NUMEROUS; LINE; COLUMN;
CONDUCTOR; SUPPLY; LINE; COLUMN; SELECT; SIGNAL

Index Terms/Additional Words: SIT; STATIC; INDUCTION; TRANSISTOR

Derwent Class: U13; W04

International Patent Class (Additional): H01J-029/43; H01L-027/14;

H04N-001/02; H04N-003/15; H04N-005/33

File Segment: EPI

(19) RÉPUBLIQUE FRANÇAISE
—
INSTITUT NATIONAL
DE LA PROPRIÉTÉ INDUSTRIELLE
—
PARIS
—

(11) N° de publication :
(à n'utiliser que pour les
commandes de reproduction)

2 551 917

(21) N° d'enregistrement national :

84 13789

(51) Int Cl⁴ : H 01 J 29/43.

(12)

DEMANDE DE BREVET D'INVENTION

A1

(22) Date de dépôt : 7 septembre 1984.

(30) Priorité : JP, 9 septembre 1983, n° 165,237/83.

(43) Date de la mise à disposition du public de la
demande : BOP « Brevets » n° 11 du 15 mars 1985.

(60) Références à d'autres documents nationaux appa-
rentés :

(71) Demandeur(s) : Société dite : OLYMPUS OPTICAL
COMPANY LIMITED. — JP.


(72) Inventeur(s) : Hidetoshi Yamada.

(73) Titulaire(s) :

(74) Mandataire(s) : Cabinet Beau de Loménie.

(54) Dispositif de détection d'images à l'état solide comportant des cellules à transistor d'induction statique disposées en matrice.

(57) L'invention concerne un dispositif de détection d'images à l'état solide possédant plusieurs transistors d'induction statique SIT disposés en matrice, les sources des SIT disposés dans chaque colonne étant connectées en commun à une ligne de colonne 21-1 à 21-m respective qui est connectée à une ligne vidéo 24 via un transistor 23-1 à 23-n de sélection de colonne respectif dont la grille est connectée à un circuit de balayage horizontal 27, les grilles des SIT disposés dans chaque rangée étant connectées à une ligne de rangée 22-1 à 22-n respective elle-même connectée à un circuit de balayage vertical 26, et les drains de tous les SIT étant connectés en commun à la terre. Le circuit de balayage vertical produit un signal de sélection de rangée possédant un potentiel tel qu'un SIT est lu pendant que sa grille est polarisée en sens inverse.



FR 2 551 917 - A1

D

La présente invention concerne un dispositif de détection d'images à l'état solide comprenant plusieurs cellules à transistor d'induction statique disposées en matrice.

Un dispositif de détection d'images à l'état solide possédant un certain nombre de cellules disposées en matrice, chaque cellule comportant un transistor d'induction statique (ci-après désigné par l'expression abrégée SIT) faisant fonction d'élément photodétecteur et d'élément de commutation, a été décrit dans la demande de brevet japonais n° 105 672/83 mise à la disposition du public.

La figure 1A est une vue en coupe montrant un SIT formant la cellule image unité de ce dispositif de détection d'images à l'état solide selon la technique antérieure, et la figure 1B est un schéma de circuit montrant la structure générale de ce dispositif détecteur d'images à l'état solide. Comme représenté sur la figure 1A, un SIT comprend un substrat 1 de silicium n^+ constituant un drain, une couche épitaxiale 2 de silicium n^- possédant une concentration en impuretés inférieure à celle du substrat 1, une région 3 de source n^+ et une région 4 de grille p^+ , les régions 3 et 4 étant par exemple formées par le procédé de diffusion thermique. A la grille 4, est appliquée une pellicule isolante 5 faite par exemple de SiO_2 et, à la pellicule isolante 5, est de nouveau appliquée une électrode de grille 6. La région de grille 4 forme une capacité 7 avec la pellicule isolante 5 et l'électrode de grille 6. Les SIT adjacents constituant les cellules sont mutuellement isolés par une région d'isolation 9 faite par exemple d'un matériau isolant enterré. La couche épitaxiale n^- 2 constitue une région de canal du SIT. Dans le dispositif de détection d'images à l'état solide de la technique antérieure, des SIT sont du type normalement non conducteur et, par conséquent, bien que le potentiel de la grille soit nul, la région de canal a déjà été appauvrie, si bien que, même si une tension est appliquée entre le source et le drain, aucun courant ne circule entre la source et le drain.

Dans le dispositif de détection d'images à l'état solide de la technique antérieure comprenant des SIT du type normalement non conducteur, lorsqu'un signal lumineux d'entrée est appliqué, des paires d'électron-trou sont produites dans la région de

canal 2 ou la couche d'appauvrissement, ou déplétion, de grille. Les électrons s'écoulent dans le drain, c'est-à-dire le substrat 1, qui est connecté au potentiel de la terre, mais les trous sont emmagasinés dans la région de grille 4 d'emmagasinage de signal, si bien
 5 que le potentiel de la grille augmente de ΔV_G . Si l'on suppose que la valeur de la capacité de grille 7 est C_G et que la quantité de charge emmagasinée dans la région de grille 4 d'emmagasinage de signal est Q_L , on obtient alors $\Delta V_G = Q_L / C_G$. Une fois écoulé le temps nécessaire pour l'emmagasinage du signal, lorsqu'une impulsion $V_{\phi G}$
 10 de lecture de grille est appliquée à la borne de grille 8, le potentiel de la grille devient égal à la somme de $V_{\phi G}$ et ΔV_G . Par conséquent, le potentiel existant entre la région de grille 4 d'emmagasinage de signal et la région de source 3 s'abaisse et la couche d'appauvrissement diminue. Ensuite, un courant de drain correspondant
 15 au signal lumineux d'entrée circule entre la source et le drain. Le courant de drain est proportionnel à ΔV_G , augmenté par le facteur d'amplification associé à la fonction amplificatrice du SIT. Il faut noter que l'on obtiendrait un fonctionnement identique en échangeant la source et le drain du SIT.

20 La figure 1B montre la structure du circuit du dispositif de détection d'images à l'état solide comprenant les SIT ci-dessus décrits disposés sous forme d'une matrice. Les figures 2A à 2D sont des formes d'onde de signaux servant à expliquer le fonctionnement du dispositif de détection d'images à l'état solide. Des SIT
 25 10-11, 10-12, ... sont formés par des SIT du type normalement non conducteur à canal n et un signal vidéo de sortie est lu en mode d'adressage XY. Le drain d'un SIT constituant une cellule image est connecté au potentiel de la terre. Les sources des SIT disposés en rangées, c'est-à-dire suivant la direction X, sont connectées res-
 30 pectivement à des lignes de rangées 11-1, 11-2, ..., lesquelles lignes de rangées sont ensuite connectées en commun à une ligne vidéo 13 par l'intermédiaire respectif de transistors 12-1, 12-2, ... de sélection de rangées. De plus, les bornes des grilles des SIT disposés en colonnes, c'est-à-dire suivant la direction Y, sont
 35 connectées respectivement à des lignes de colonnes 14-1, 14-2, ... La ligne vidéo 13 est connectée via une résistance de charge 15 à

la borne positive d'une source 16 de tension continue dont la borne négative est connectée à la terre.

Ensuite, on va expliquer la manière dont sont lus les signaux de sortie des cellules images formées par les SIT du dispositif de détection d'images à l'état solide ci-dessus décrit. Pendant l'intervalle de temps durant lequel une impulsion ϕ_{S1} de sélection de rangée, représentée sur la figure 2A, est appliquée à un transistor 12-1 connecté à la ligne de rangée 11-1 afin de rendre conducteur ledit transistor 12-1, lorsqu'une impulsion ϕ_{G1} de lecture de grille, représentée sur la figure 2C, est appliquée à une ligne de colonne 14-1, un SIT 10-11 est sélectionné et le courant de drain de ce SIT 10-11 passe dans la résistance de charge 15 via la ligne vidéo 13 en produisant une tension de sortie V_{out} sur une borne de sortie 17. Comme expliqué ci-dessus, le courant de drain est fonction du potentiel de grille qui varie en fonction du signal lumineux d'entrée et, ainsi, l'incrément ΔV_{out} relatif à la tension d'obscurité correspond au signal lumineux d'entrée. Dans ce cas, l'incrément ΔV_{out} devient une tension de grande amplitude qui est égale au produit de ΔV_G par le facteur d'amplification du SIT. Ensuite, une impulsion ϕ_{G2} de lecture de grille, représentée sur la figure 2D, est appliquée à une deuxième ligne de colonne 14-2 pour lire le SIT 10-12. Les SIT de la première colonne sont successivement lus de cette manière. Après cela, une impulsion ϕ_{S2} de sélection de rangée, représentée sur la figure 2B, est appliquée à un deuxième transistor 12-2 de sélection de rangée pour permettre la lecture des SIT de la deuxième rangée. Les SIT des rangées suivantes sont lus séquentiellement de cette manière.

Le dispositif de détection d'images à l'état solide de l'art antérieur ci-dessus présenté possède les inconvénients suivants. Lorsque l'impulsion ϕ_G de lecture de grille est appliquée à la région de grille 4, une jonction pn formée entre la région de grille 4 et le drain se polarise dans le sens passant, de sorte que les trous emmagasinés dans la région de grille 4 s'écoulent par la jonction pn. De cette manière, les signaux lumineux qui ont été emmagasinés dans les régions de grilles des SIT d'une ligne de colonne 14 sont perdus à chaque fois que l'impulsion de lecture de

grille est appliquée à la ligne de colonne appropriée. Ainsi, le temps d'emmagasinement des signaux lumineux dans chaque cellule image est déterminé par le rapport de la période de lecture au nombre de lignes de rangées et est sensiblement égal à une période de balayage horizontal. En d'autres termes, si l'on suppose que la période de lecture est égale à T et que le nombre de lignes de rangées est égal à n , alors la durée d'emmagasinement de signaux lumineux est égale à T/n . Ainsi, lorsque le nombre de cellules images devient grand et que, par conséquent, le nombre de rangées augmente, le temps d'emmagasinement devient extrêmement bref et la sensibilité à la lumière diminue. Dans ces conditions, avec le dispositif de détection d'images à l'état solide de la technique antérieure, il est pratiquement impossible d'obtenir un signal vidéo possédant un rapport signal-bruit (S/B) élevé.

De plus, pour que le SIT soit du type normalement non conducteur dans le dispositif de détection d'images à l'état solide de la technique antérieure, il faut que la distance W_g séparant les bords internes de la région de grille 4 soit très petite. Toutefois, il n'est pas facile d'obtenir une semblable petite distance dans les conditions du procédé de fabrication.

De plus, le SIT du type normalement non conducteur possède intrinsèquement une petite densité de courant et, par conséquent, le courant du signal est très petit.

Comme ci-dessus indiqué, avec le dispositif de détection d'images à l'état solide selon la technique antérieure, il est difficile de réaliser un dispositif utilisable qui peut produire un grand signal vidéo et qui peut être fabriqué facilement.

L'invention a pour but de produire un dispositif de détection d'images à l'état solide, dans lequel la charge correspondant au signal lumineux peut être emmagasinée pendant une longue durée grâce à l'existence d'un moyen permettant de polariser en sens inverse la jonction pn de la région de grille et dans lequel il peut être obtenu un signal vidéo possédant un rapport S/B élevé avec une sensibilité élevée grâce à l'existence d'un moyen permettant de repositionner la charge photoélectrique sur son état initial.

Un autre but de l'invention est de proposer un dispositif de détection d'images à l'état solide comprenant des SIT du

type normalement conducteur qui peuvent être facilement fabriqués.

Selon l'invention, le dispositif de détection d'images à l'état solide comprend :

plusieurs lignes de rangées et plusieurs lignes de colonnes;

5 un moyen permettant d'appliquer successivement auxdites lignes de rangées des signaux de sélection de rangées;

un moyen permettant d'appliquer successivement auxdites lignes de colonnes des signaux de sélection de colonnes;

plusieurs cellules images disposées sous forme matricielle, chacune
10 comprenant un transistor d'induction statique possédant une première région d'électrode principale qui est connectée à une ligne de colonne, l'autre région d'électrode principale étant connectée en commun, une région de canal disposée entre ladite région d'électrode principale et une région d'électrode de grille, et une capacité
15 connectée entre ladite région d'électrode de grille et une ligne de rangée; et

un moyen permettant de polariser en sens inverse ladite région d'électrode de grille pendant la durée de la lecture de ladite cellule image.

20 La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels :

- la figure 1A est une vue en coupe montrant la
25 structure d'un transistor d'induction statique constituant la cellule image d'un dispositif de détection d'images à l'état solide selon la technique antérieure;

- la figure 1B est un schéma de circuit montrant la
structure générale du dispositif de détection d'images à l'état
30 solide selon la technique antérieure;

- les figures 2A à 2D montrent des formes d'onde de signaux dans le but d'expliquer le fonctionnement du dispositif de détection d'images à l'état solide selon la technique antérieure;

- la figure 3A est une vue en coupe montrant un tran-
35 sistor d'induction statique formant la cellule image d'un premier mode de réalisation du dispositif de détection d'images à l'état solide selon l'invention;

- la figure 3b est un schéma de circuit du premier mode de réalisation du dispositif de détection d'images à l'état solide;

5 - les figures 4A à 4F montrent des formes d'onde de signaux permettant d'expliquer le fonctionnement du dispositif de détection d'images à l'état solide de la figure 3B;

- la figure 5 est un schéma de circuit permettant d'expliquer le principe de fonctionnement du dispositif de la figure 3B;

10 - les figures 6A et 6B sont des graphes illustrant respectivement les caractéristiques d'une diode et d'un transistor d'induction statique du type normalement conducteur;

- les figures 7A et 7B sont des formes d'onde de signaux permettant d'expliquer le fonctionnement du circuit de la figure 5;

15 - la figure 8 est un schéma de circuit montrant un deuxième mode de réalisation du dispositif de détection d'images à l'état solide selon l'invention;

20 - les figures 9A à 9F et les figures 10A à 10C sont des formes d'onde de signaux permettant d'expliquer le fonctionnement du dispositif présenté sur la figure 8;

- la figure 11 est un schéma de circuit décrivant un troisième mode de réalisation du dispositif de détection d'images à l'état solide selon l'invention;

25 - les figures 12A à 12I sont des formes d'onde de signaux permettant d'expliquer le fonctionnement du dispositif représenté sur la figure 11;

- la figure 13 est un schéma de circuit d'un quatrième mode de réalisation du dispositif de détection d'images à l'état solide selon l'invention; et

30 - les figures 14A à 14H sont des formes d'onde permettant d'expliquer le fonctionnement du dispositif représenté sur la figure 13.

Sur la figure 3A, est présentée une vue en coupe illustrant un mode de réalisation d'un SIT formant la cellule image
35 du dispositif de détection d'images à l'état solide selon l'invention, tandis que la figure 3B est un schéma de circuit montrant la structure générale du dispositif de détection d'images, les figures 4A à 4F étant

des formes d'onde permettant d'expliquer le fonctionnement du dispositif de détection d'images.

Sur la figure 3A, la structure générale du SIT est analogue à celle du SIT de la figure 1 et comprend un substrat 51 de silicium n^+ servant de région de drain pour le SIT, une couche épitaxiale 51 de silicium n^- formant une région de canal, une région de source n^+ 53 formée dans la couche épitaxiale 52, une région de grille p^+ 54 formée dans la couche épitaxiale de manière à entourer la région de source 53, une région d'isolation 59 faite d'un matériau isolant qui sépare des SIT adjacents les uns des autres, une couche isolante 55 formée sur la couche épitaxiale 52, une électrode de grille 56 formée au-dessus de la région de grille 54 via la couche isolante 55 et permettant la formation d'une capacité 57 entre elles, et une borne de grille 58 connectée à l'électrode de grille 56. Selon l'invention, puisqu'il est utilisé un SIT de type normalement conducteur, la distance W_g entre les bords internes de la région 54 peut être relativement grande, si bien que le dispositif de détection d'images à l'état solide peut être fabriqué facilement. Il faut noter que la région d'isolation 59 peut être formée par une région de diffusion p^+ au lieu du matériau isolant.

Comme indiqué sur la figure 3B, un certain nombre de SIT de type normalement conducteur 20-11, 20-12, ... 20-1n; 20-21, 20-22, ... 20-2n; ...; 20-m1, 20-m2, ..., 20-mm du type ci-dessus décrit sont disposés en forme de matrice et sont successivement lus suivant un mode d'adressage XY. A cet effet, les drains de tous les SIT sont connectés au potentiel de la terre, les électrodes de grilles 56 de SIT disposés en rangées, c'est-à-dire suivant la direction X, sont connectées aux lignes de rangées 21-1, 21-2, ..., 21-m, et les sources de SIT disposés en colonne, c'est-à-dire suivant la direction Y, sont connectées à des lignes de colonnes 22-1, 22-2, ..., 22-n, qui sont ensuite connectées en commun à une ligne vidéo 24 via des transistors 23-1, 23-2, ..., 23-n de sélection de colonnes. La ligne vidéo 24 est connectée à la borne positive d'une source V_S d'alimentation en tension vidéo via une résistance de charge 25.

Les lignes de rangées 21-1, 21-2, ..., 21-m sont connectées à un circuit 26 de balayage vertical et reçoivent

respectivement des signaux ϕ_{G1} , ϕ_{G2} , ..., ϕ_{Gm} . Les électrodes de grilles des transistors 23-1, 23-2, ..., 23-n de sélection de colonnes sont connectées à un circuit 27 de balayage horizontal et reçoivent respectivement des signaux ϕ_{S1} , ϕ_{S2} , ... ϕ_{Sn} .

5 On va ensuite donner les explications voulues, en relation avec les formes d'onde présentées sur les figures 4A à 4F, sur les signaux de balayage vertical ϕ_G et les signaux de balayage horizontal ϕ_S . Chacun des signaux de balayage vertical ϕ_{G1} , ϕ_{G2} , ..., ϕ_{Gm} qui sont respectivement appliqués aux lignes de rangées 21-1, 21-2, ..., 21-m est constitué d'une tension $V_{\phi G}$ de petite amplitude et d'une tension $V_{\phi R}$ de grande amplitude. La tension $V_{\phi G}$ est appliquée pendant une période de balayage horizontal t_H d'une seule ligne de rangée et la tension $V_{\phi R}$ est appliquée pendant une période de suppression horizontale t_{BL} . Chacun des signaux de balayage horizontal ϕ_{S1} , ϕ_{S2} , ..., ϕ_{Sn} qui sont respectivement appliqués aux grilles des transistors 23-1, 23-2, ..., 23-n de sélection de colonnes possède un niveau bas lorsqu'il s'agit de rendre non conducteur le transistor et un niveau haut lorsqu'il s'agit de le rendre conducteur.

La figure 5 est un schéma de circuit équivalent montrant la structure d'une cellule image. Un SIT 20 de type normalement producteur comprend un drain 51 connecté au potentiel de la terre, une grille 54, une capacité 57 formée entre la grille 54 et la borne de grille 58, et une source 53. La grille 54 et le drain 51 du SIT 20 forment une diode à jonction pn D_G . Cette diode D_G possède une caractéristique tension-courant, c'est-à-dire potentiel de grille V_G -courant I_G (le courant passant dans la grille et le drain), telle que représentée sur la figure 6A. Ainsi, lorsque la tension aux bornes de la diode D_G , c'est-à-dire la tension V_G , dépasse la tension de barrière interne ϕ_B de la tension pn, un courant de sens passant circule brusquement.

Le courant I_D passant entre la source et le drain du SIT est déterminé par le potentiel de grille V_G . Dans un SIT de type normalement conducteur typique, le courant I_D varie exponentiellement avec la tension V_G , comme représenté sur la figure 6B.

35 On va maintenant expliquer la variation du potentiel de grille du SIT en relation avec les figures 7A et 7B, lorsque le signal ϕ_G est appliqué à la grille 54 du SIT via la capacité 57.

- A l'instant t_1 , le signal ϕ_G prend la valeur V_{ϕ_R} , puis le courant direct traverse la diode V_G via la capacité 57 qui se charge brusquement jusqu'à une tension $(V_{\phi_R} - \phi_B)$. En résultat, la tension de grille V_G devient égale à ϕ_B . Ensuite, à un instant t_2 , le signal ϕ_G s'annule, puis la diode V_G se polarise en sens inverse, si bien que le courant ϕ_G ne passe pas. Ainsi, la tension $(V_{\phi_R} - \phi_B)$ se maintient aux bornes de la capacité 57 et V_G devient égale à $(-V_{\phi_R} + \phi_B)$. Après cela, la charge Q_L s'emmagasinage par suite du signal lumineux d'entrée jusqu'à un instant t_3 auquel la tension V_{ϕ_G} de grande amplitude du signal ϕ_G est appliquée. Ensuite, la tension V_G augmente de $\Delta V_G = Q_L / C_G$, où C_G est la valeur de la capacité 57.
- A l'instant t_3 , puisque la tension V_{ϕ_G} est appliquée, la tension de grille augmente jusqu'à $(-V_{\phi_R} + \phi_B + \Delta V_G + V_{\phi_G})$. De plus, à cet instant t_3 , le transistor 23 de sélection de colonne devient conducteur sous l'action du signal ϕ_S , le courant I_{D1} représenté sur la figure 6B passe dans le SIT et le signal de sortie $V_{out} = V_S - I_{D1} \cdot R_L$ apparaît sur la ligne vidéo 24. Puisque le courant I_{D1} varie en fonction de ΔV_G , il est possible d'obtenir un signal vidéo correspondant au signal lumineux d'entrée.
- Comme représenté sur la figure 7A, à un instant t_4 , le signal ϕ_G prend de nouveau la valeur V_{ϕ_R} et le potentiel de grille V_G devient égal à ϕ_B de façon à éliminer la charge Q_L qui a été emmagasinée jusqu'à cet instant t_4 . A un instant t_5 , le signal ϕ_G devient égal à zéro et le potentiel de grille V_G se repositionne sur la valeur $(-V_{\phi_R} + \phi_B)$ de façon à faire commencer l'emmagasinage de la charge correspondant à la trame suivante.

- Comme on peut l'avoir compris sur la base de l'explication ci-dessus donnée, la tension de grande amplitude V_{ϕ_R} du signal doit avoir une valeur telle que le courant de drain I_D du SIT correspondant au potentiel de grille $V_G = -V_{\phi_R} + \phi_B$ soit rendu suffisamment petit pour interrompre la conduction du SIT. La tension de petite amplitude du signal ϕ_G a une valeur telle que, pour empêcher que le courant de grille ne circule pendant la durée de sélection de rangée, la condition $V_{\phi_G} < V_{\phi_R} - \Delta V_G$ soit satisfaite, cette condition étant obtenue à partir de la condition nécessaire pour que le potentiel de grille $V_G = -V_{\phi_R} + \phi_B + \Delta V_G + V_{\phi_G}$ à l'instant t_3 soit inférieur à ϕ_B .

On va maintenant expliquer, sur la base du principe de fonctionnement ci-dessus décrit de la cellule image unique, le fonctionnement du dispositif de détection d'images à l'état solide présenté sur la figure 3B. En raison de l'action du circuit 26 de balayage vertical, lorsque le signal ϕ_{G1} devient égal à $V_{\phi G}$, les SIT connectés à la ligne de rangée 21-1 sont sélectionnés. Ensuite, les transistors 23-1, 23-2, ..., 23-n de sélection de colonnes sont successivement rendus conducteurs par l'intermédiaire respectif des signaux ϕ_{S1} , ϕ_{S2} , ..., ϕ_{Sn} délivrés par le circuit 27 de balayage horizontal, et les signaux emmagasinés dans les SIT 20-11, 20-12, ..., 20-1n sont successivement lus sur la ligne vidéo 24. Ensuite, tous les SIT de la première rangée sont repositionnés lorsque le signal ϕ_G prend la valeur $V_{\phi R}$ de niveau élevé. Ensuite, le signal ϕ_{G2} est délivré par le circuit 26 de balayage vertical et les SIT appartenant à la deuxième rangée sont sélectionnés. Ensuite, les signaux emmagasinés dans les SIT 20-21, 20-22, ..., 20-2n sont successivement lus par les signaux ϕ_{S1} , ϕ_{S2} , ..., ϕ_{Sn} de balayage horizontal, après quoi tous les SIT de la deuxième rangée sont repositionnée simultanément. De la même manière, les cellules images successives sont lues de façon à produire le signal vidéo correspondant à une trame. Il a été vérifié expérimentalement que le processus ci-dessus s'exécutait bien.

Dans le SIT présenté sur la figure 3A, si la distance l_{GD} séparant la région de grille 54 et le drain, c'est-à-dire le substrat 51, est longue, le courant grille-drain devient petit par suite de la résistance volumique de la couche épitaxiale 52, si bien que l'opération de repositionnement de la grille ne s'effectue pas parfaitement. C'est pourquoi on donnera à la longueur l_{GD} une valeur de préférence petite, par exemple de 1 à 3 μm . Dans le système de télévision de la norme NTSC, la période de suppression horizontale t_{BL} est presque égale à 1,2 μs et, pendant cette courte durée, la grille peut être repositionnée de manière suffisamment convenable.

La figure 8 est un schéma de circuit montrant un autre mode de réalisation du dispositif de détection d'image à l'état solide selon l'invention, et les figures 9A à 9F sont des formes d'onde permettant d'expliquer son fonctionnement. Sur la figure 8, les parties identiques à des parties présentées sur la figure 3B

sont désignées par les mêmes numéros de référence que sur la figure 3B. Dans le mode de réalisation, aux lignes de colonnes 22-1, 22-2, ..., 22-n, sont connectés des transistors de repositionnement 30-1, 30-2, ..., 30-n, respectivement disposés en plus des 5 transistors 23-1, 23-2, ..., 23-n de sélection de colonnes. Les sources de tous les transistors de repositionnement 30-1, 30-2, ..., 30-n sont connectées en commun à une ligne de repositionnement 31, laquelle est connectée à la borne négative d'une source V_R d'alimentation en tension de repositionnement dont la borne positive est 10 connectée à la terre. Les électrodes de grilles des transistors de repositionnement 30-1, 30-2, ..., 30-n sont connectées à un circuit 27 de balayage horizontal, de façon que les signaux ϕ_S devant être délivrés aux transistors de sélection de colonnes suivants 23-2, 23-3, ... soient respectivement délivrés aux transistors de repositionnement 30-1, 30-2, ... Ainsi, le signal ϕ_{S2} est délivré au 15 transistor de repositionnement 30-1, le signal ϕ_{S3} est délivré au transistor de repositionnement 30-2, et ainsi de suite.

Les figures 9A à 9C montrent les signaux de balayage vertical ϕ_{G1} , ϕ_{G2} et ϕ_{G3} respectivement délivrés aux lignes de 20 rangées 21-1, 21-2 et 21-3. Pendant la période de sélection de ligne de rangée, le signal ϕ_G prend la valeur de la tension V_G mais, le reste du temps, prend une valeur nulle. Les figures 9D à 9F montrent les variations des potentiels V_{S1} , V_{S2} et V_{S3} relativement aux lignes de colonnes 22-1, 22-2 et 22-3. Par exemple, lorsque le transistor 23-1 de la première colonne est rendu conducteur, le potentiel 25 V_S devient un potentiel positif correspondant au signal de sortie, mais, lorsque le transistor de repositionnement 30-1 devient conducteur, le potentiel V_{S1} prend la valeur d'un potentiel négatif V_R .

Dans ce mode de réalisation, lorsque la tension négative V_R est appliquée à la ligne de colonne, un courant source-drain 30 passe dans le SIT afin de repositionner la grille. Il faut noter que les SIT 20-11, 20-12, ..., 20-mn constituant chacun une unique cellule image du dispositif de détection d'images sont formés par des SIT du type normalement conducteur, dans chacun desquels la 35 grille et la source constituent une jonction pn produisant la caractéristique courant-tension présentée sur la figure 6A.

Les figures 10A à 10C permettent d'expliquer les variations du potentiel de grille V_G . A un instant t_1 , le signal ϕ_G prend la valeur $V_{\phi G}$ et un courant direct circule entre la grille et le drain via la capacité 57. Ainsi, le potentiel de grille V_G qui était nul devient ϕ_B . Ensuite, à un instant t_2 , le potentiel V_S présent sur la ligne de colonne devient un potentiel négatif $-V_R$. Ensuite, le courant circule entre la grille et la source et le potentiel de grille V_G diminue jusqu'à $-V_R + \phi_B$. A l'instant t_3 , lorsque le signal ϕ_G passe de $V_{\phi G}$ à zéro, le potentiel de grille V_G devient égal à $-V_{\phi G} - V_R + \phi_B$ de façon à polariser en sens inverse la jonction grille-source. Après que le potentiel de grille V_G a augmenté de ΔV_G , à un instant t_4 , le signal ϕ_G prend de nouveau la valeur $V_{\phi G}$ et le potentiel de grille V_G devient égal à $-V_R + \phi_B + \Delta V_G$. Ensuite, à un instant t_5 , le potentiel V_S présent sur la ligne de colonne prend la valeur $-V_R$ et le potentiel de grille V_G diminue jusqu'à $-V_R + \phi_B$ afin de repositionner la grille. Dans la suite, ces opérations se répètent identiquement.

Comme cela résulte clairement de l'explication ci-dessus donnée du principe de fonctionnement, dans ce mode de réalisation, lorsque le signal de balayage vertical ϕ_{G1} prend le niveau élevé $V_{\phi G}$, la ligne de rangée 21-1 est sélectionnée. Ensuite, lorsque le transistor de sélection de colonne 23-1 est rendu conducteur par le signal de balayage horizontal ϕ_{S1} , le signal photoélectrique emmagasiné dans le SIT 20-11 est lu sur la ligne vidéo 24. Ensuite, lorsque le transistor de sélection de colonne 23-2 est rendu conducteur par le signal de balayage horizontal ϕ_{S2} , le signal photoélectrique emmagasiné dans le SIT 20-12 est lu et, dans le même temps, le transistor de repositionnement 30-1 est rendu conducteur et repositionne le potentiel de grille du SIT 20-11. De manière analogue, les SIT 20-12, 20-13, ..., 20-mn sont successivement lus, puis leur potentiel de grille sont successivement repositionnés, si bien qu'il est obtenu le signal vidéo d'une trame ou d'une image complète.

Dans ce mode de réalisation, les transistors de repositionnement 30-1, 30-2, ... sont commandés par les signaux de balayage horizontal ϕ_{S2} , ϕ_{S3} , ... appliqués aux transistors de

sélection de colonnes 23-2, 23-3, ... Toutefois, il est évident que les transistors de repositionnement peuvent être commandés par des signaux ayant des cadencement différents de ceux des signaux de balayage horizontal ou par des signaux délivrés par un circuit
5 différent du circuit 27 de balayage horizontal.

Dans le mode de réalisation ci-dessus décrit, puisque l'intervalle de temps existant entre l'instant de repositionnement et l'instant de lecture reste identiquement le même pour les cellules images respectives, il est possible d'améliorer l'uniformité de
10 l'image. En outre, lorsque ledit intervalle de temps devient plus court que la période de trame ou d'image complète, il est possible d'obtenir un effet d'obturateur de sorte qu'une image nette d'un objet en déplacement rapide peut être efficacement obtenue.

Les modes de réalisation qui ont été présentés ci-
15 dessus s'appliquent tout particulièrement à une caméra de télévision destinée à prendre des images en continu. Toutefois, l'invention peut avantageusement être appliquée à un dispositif permettant de prendre des images distinctes, c'est-à-dire à un appareil électronique de prise de vues fixes. On va ci-après expliquer un
20 tel mode de réalisation de l'invention.

La figure 11 est un schéma de circuit montrant un mode de réalisation du dispositif de détection d'images à l'état solide selon l'invention, qui s'applique de préférence à un appareil électronique de prise de vues fixes, et les figures 12A à 12H sont
25 des formes d'onde permettant d'expliquer son fonctionnement. La structure principale de ce dispositif est identique à celle du premier mode de réalisation, mais, dans ce mode de réalisation, les drains, connectés en commun, des SIT 20-11, 20-12, ..., 20-mn ne sont pas connectés à la terre, mais sont couplés à un circuit de
30 repositionnement 40 servant à produire un signal de repositionnement ϕ_R , présenté sur la figure 12A. Le signal de repositionnement ϕ_R ne prend la valeur d'une tension négative $-V_R$ que pendant la durée de repositionnement des SIT et, pour le reste du temps, le signal de repositionnement ϕ_R prend la valeur zéro. Les signaux de balayage
35 vertical ϕ_{G1} , ϕ_{G2} , ... présentés sur les figures 12B à 12D, n'ont le niveau élevé $V_{\phi G}$ que lorsque les lignes de rangées correspondantes 21-1, 21-2, ... sont balayées et ils prennent la valeur zéro pour

le reste du temps. Les figures 12E à 12H montrent des signaux de sélection de colonnes ϕ_{S1} , ϕ_{S2} et ϕ_{S3} , la figure 12H montre le fonctionnement en obturateur, et la figure 12I montre une variation du potentiel de grille V_G .

- 5 A un instant t_1 , le signal de repositionnement ϕ_R devient $-V_R$ et des courants circulent entre les grilles et les drains de tous les SIT pour repositionner le potentiel de grille V_G sur $-V_R + \phi_B$. Après cela, à un instant t_2 , l'obturateur s'ouvre et un signal lumineux d'entrée est appliqué. Ensuite, le potentiel de grille
- 10 V_G augmente jusqu'à $-V_R + \phi_B + \Delta V_G$. A l'instant t_3 , lorsque le signal de balayage vertical ϕ_{G1} passe au niveau élevé $V_{\phi G}$, le potentiel de grille V_G du groupe de SIT couplé avec la ligne 21-2 de la première rangée augmente jusqu'à $-V_R + \phi_B + \Delta V_G + V_{\phi G}$. Lorsque les transistors 23-1, 23-2, ..., 23-n de sélection de colonnes sont successivement rendus
- 15 conducteurs par les signaux de balayage horizontal, les signaux emmagasinés dans les SIT 20-11, 20-12, ..., 20-1n sont successivement lus. Ensuite, à un instant t_4 , le signal ϕ_{G1} passe de $V_{\phi G}$ à zéro, et le signal ϕ_{G2} passe au niveau élevé $V_{\phi G}$. Ensuite, les SIT 20-21, 20-22, ..., 20-2n appartenant à la deuxième rangée sont successivement
- 20 lus. De manière analogue, les SIT 20-31, 20-32, ..., 20-mn sont successivement lus de façon que soit obtenu le signal vidéo correspondant à une image donnée. Ensuite, à un instant t_5 , lorsque le signal de repositionnement ϕ_R prend la valeur $-V_R$, les courants circulent dans tous les SIT entre la grille et le drain et, par consé-
- 25 quent, le potentiel de grille V_G de tous les SIT repositionnés sur $-V_R + \phi_B$ afin de préparer une nouvelle prise de vues.

- La figure 13 est un schéma de circuit montrant une variante du mode de réalisation du dispositif de détection d'image selon l'invention présenté sur la figure 3B. Dans le mode de réalisa-
- 30 tion de la figure 3B, il était utilisé une structure à drain commun dans laquelle le drain était connecté à la terre et une tension positive était appliquée à la source pour réaliser la lecture des signaux. Toutefois, dans le présent mode de réalisation, la tension positive est appliquée au drain par une source V_D d'alimentation en
- 35 tension de drain, et la source est couplée à la terre via une résistance de charge 25 afin de former une configuration dite à source commune.

Dans ce mode de réalisation, pour repositionner le potentiel de grille, il est nécessaire de prévoir des transistors de repositionnement 50-1, 50-2, ... 50-n pour chaque ligne de colonne 22-1, 22-2, 22-2, ... 22-n de façon à connecter les lignes de colonnes à la terre, puisque la tension positive est appliquée au drain. Les transistors de repositionnement 50-1, 50-2, ..., 50-n sont rendus conducteurs par des impulsions de repositionnement appliquées à la grille par un circuit 60 de commande de repositionnement. Les drains de tous les SIT sont connectés en commun sur le substrat auquel la tension de drain positive V_D est appliquée.

Les figures 14A à 14F montrent les signaux de balayage vertical ϕ_{G1} , ϕ_{G2} , ϕ_{G3} et les signaux de balayage horizontal ϕ_{S1} , ϕ_{S2} , ϕ_{S3} , lesquels sont identiques à ceux présentés sur les figures 4A à 4F. La seule différence est que, avant l'instant t_1 de repositionnement auquel le signal de sélection de colonne ϕ_G prend la valeur élevée $V_{\phi R}$, les transistors de repositionnement 50-1, 50-2, ..., 50-n dont les drains sont respectivement connectés aux lignes de colonnes 22-1, 22-2, ..., 22-n sont rendus conducteurs par l'intermédiaire de l'impulsion de repositionnement ϕ_R afin de connecter les lignes de colonnes à la terre, et, à l'instant de repositionnement t_1 , les sources de tous les SIT connectés à une ligne de rangée sélectionnée sont au potentiel de la terre de façon à appliquer le potentiel $V_{\phi R}$ aux grilles et, ainsi, des courants directs passent dans la terre via les lignes de colonnes et les transistors de repositionnement de façon à repositionner le potentiel de grille. La figure 14A montre une variation du potentiel de grille selon le présent mode de réalisation.

Dans le mode de réalisation illustré sur la figure 3B, le potentiel de grille est repositionné par le courant de sens direct passant de la grille au drain connecté à la terre. Au contraire, dans le présent mode de réalisation, le potentiel de grille est repositionné par le courant de sens direct passant de la grille à la source connectée à la ligne de colonne 22 qui est connectée à la terre via le transistor de repositionnement 50. Les autres opérations du présent mode de réalisation sont strictement identiques à celles du premier mode de réalisation.

Il faut noter, que dans le dernier mode de réalisation, si la chute de tension entre le drain et la source du transistor de repositionnement est grande, le temps de repositionnement peut être long, si bien que la résistance en sens passant du transistor de repositionnement doit être petite. A cet effet, on donne
5 de préférence une grande valeur au rapport de la largeur à la longueur de la grille du transistor de repositionnement.

Comme ci-dessus expliqué de manière détaillée selon l'invention, puisqu'il est fourni un moyen permettant de polariser
10 en sens inverse la région de grille pendant la lecture, il est possible de lire la charge d'origine lumineuse emmagasinée dans chaque cellule image de manière non destructrice et de prolonger la durée d'emmagasinage pendant sensiblement toute la durée de la lecture. De plus, en fournissant un moyen permettant de reposition-
15 ner le potentiel de la grille, il est possible d'obtenir le signal vidéo avec une sensibilité élevée. En outre, puisqu'il est fait usage de SIT du type normalement conducteur, le dispositif de détection d'images à l'état solide selon l'invention peut être fabriqué facilement et peut en outre produire un grand signal vidéo.

20 Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des dispositifs dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses autres variantes et modifications ne sortant pas du cadre de l'invention.

RE V E N D I C A T I O N S

- 1 - Dispositif de détection d'images à l'état solide, caractérisé en ce qu'il comprend :
- plusieurs lignes de rangées (21-1 à 21-m);
 - 5 plusieurs lignes de colonnes (22-1 à 22-n);
 - un moyen (27, 23-1 à 23-n) qui applique successivement auxdites lignes de rangées des signaux (ϕ_{G1} à ϕ_{Gm}) de sélection de rangées;
 - un moyen (26) qui applique successivement auxdites lignes de colonnes des signaux (ϕ_{S1} à ϕ_{Sn}) de sélection de colonnes;
 - 10 plusieurs cellules images (20-11 à 20-nm) disposées en matrice, chacune comprenant un transistor d'induction statique possédant une première région d'électrode principale (53) connectée à une ligne de colonne, l'autre région d'électrode principale (51) étant connectée en commun, une région de canal (52) disposée entre lesdites
 - 15 régions d'électrodes principales et une région d'électrode de grille (54), et une capacité (57) connectée entre la région d'électrode de grille et une ligne de rangée; et
 - un moyen (57) qui polarise en sens inverse ladite région d'électrode de grille à l'instant de lecture de ladite cellule image.
- 20 2 - Dispositif selon la revendication 1, caractérisé en ce que ledit moyen de polarisation est conçu de façon à produire un signal de sélection de rangée qui possède un potentiel permettant de lire la cellule image tandis que la région d'électrode de grille est polarisée en sens inverse, le dispositif comprenant en outre
- 25 un moyen (30-1 à 30-n; 40) qui repositionne le potentiel de la région d'électrode de grille après la lecture de la cellule image.
- 3 - Dispositif selon la revendication 2, caractérisé en ce que ledit moyen de repositionnement est conçu de façon à produire un signal de repositionnement permettant de polariser en
- 30 sens direct la région d'électrode de grille après que le signal de sélection de rangée a été produit.
- 4 - Dispositif selon la revendication 2, caractérisé en ce que ledit moyen de repositionnement applique à la première des régions d'électrodes principales un potentiel permettant de
- 35 polariser en sens direct la jonction pn se trouvant entre la région d'électrode de grille et ladite première région d'électrode principale.

5 - Dispositif selon la revendication 1, caractérisé en ce que ledit transistor d'induction statique est formé d'un transistor d'induction statique de type normalement conducteur.

6 - Dispositif selon la revendication 3, caractérisé
5 en ce que ledit moyen appliquant des signaux de sélection de colonnes comprend plusieurs transistors (23-1 à 23-n) de sélection de colonnes, chacun possédant une première électrode principale connectée à l'une, respective, des lignes de colonnes, une deuxième électrode principale connectée en commun à une ligne vidéo (24) et une électrode de grille,
10 et un circuit de balayage horizontal (27) dont les sorties sont respectivement connectées aux électrodes de grilles des transistors de sélection de colonnes.

7 - Dispositif selon la revendication 6, caractérisé en ce que ladite ligne vidéo est connectée à une première borne d'une
15 source d'alimentation en tension (V_S), dont l'autre borne est connectée à la terre, lesdites autres régions d'électrodes principales de tous les transistors d'induction statique étant connectées en commun à la terre.

8 - Dispositif selon la revendication 6, caractérisé en
20 ce que ladite ligne vidéo est connectée à la terre via une résistance de charge et lesdites autres régions d'électrodes principales sont connectées à la première borne d'une source d'alimentation en tension (V_R), dont l'autre borne est connectée à la terre.

9 - Dispositif selon la revendication 6, caractérisé en
25 ce que le moyen de repositionnement comprend plusieurs transistors de repositionnement (30-1 à 30-n) possédant chacun une première électrode principale connectée à une, respective, des lignes de colonnes, une deuxième électrode principale connectée en commun à une source (V_R) d'alimentation en tension de polarisation de repositionnement et une
30 grille connectée à une sortie du circuit de balayage horizontal, laquelle sortie est également connectée à la grille d'un transistor (23-1 à 23-n) de sélection de colonne connecté à une ligne de colonne immédiatement suivante.

10 - Dispositif selon la revendication 6, caractérisé
35 en ce que ledit moyen de repositionnement comprend un circuit de repositionnement (40) dont la sortie est connectée en commun aux autres

régions d'électrodes principales de tous les transistors d'induction statique.

11 - Dispositif selon la revendication 6, caractérisé en ce que ledit moyen de repositionnement comprend plusieurs transistors de repositionnement (30-1 à 30-n), chacun possédant une première électrode principale connectée à l'une, respective, des lignes de colonnes, une deuxième électrode principale connectée à un potentiel de référence et une grille, et un circuit de commande de repositionnement (40) dont une sortie est connectée en commun aux grilles de tous les transistors de repositionnement.

FIG. 1A




FIG. 1B




FIG. 2A




FIG. 2B







FIG. 2C



FIG. 2D



[illegible]

**FIG. 6A****FIG. 6B**






FIG. 11















FIG. 12A**FIG. 12B****FIG. 12C****FIG. 12D****FIG. 12E****FIG. 12F****FIG. 12G****FIG. 12H****FIG. 12I**

The circuit diagram illustrates a multi-bit digital-to-analog converter (DAC) using a current mirror and a resistor ladder. The circuit is composed of several key components and stages:

- Input Stage (26):** A multi-bit digital input bus (26) provides signals to the first stage of the DAC.
- Current Mirror (20-1, 20-2, ..., 20-n):** A series of current mirrors are used to replicate the input currents. Each mirror consists of a PMOS transistor (20-11, 20-12, ..., 20-1n) and an NMOS transistor (20-21, 20-22, ..., 20-2n). The PMOS transistors are connected to the input bus (26) and the NMOS transistors are connected to the output bus (24).
- Resistor Ladder (23-1, 23-2, ..., 23-n):** A resistor ladder network (23-1, 23-2, ..., 23-n) is used to convert the digital input into an analog output. The resistors are connected between the input bus (26) and the output bus (24).
- Output Stage (24):** The output of the DAC is taken from the output bus (24), which is connected to a load resistor (25) and a ground connection.
- Power Supply (V_D):** The circuit is powered by a supply voltage V_D connected to the gates of the PMOS transistors and the drains of the NMOS transistors.
- Ground Connection (60):** The circuit is connected to ground (60) through the NMOS transistors and the load resistor (25).

The diagram shows a multi-bit DAC structure with multiple stages of current mirrors and resistors, allowing for high-resolution digital-to-analog conversion.

FIG. 14A**FIG. 14B****FIG. 14C****FIG. 14D****FIG. 14E****FIG. 14F****FIG. 14G****FIG. 14H**